Moteur de recherche de fiches techniques de composants électroniques |
|
SI515 Fiches technique(PDF) 9 Page - Silicon Laboratories |
|
SI515 Fiches technique(HTML) 9 Page - Silicon Laboratories |
9 / 22 page Si515 Rev. 1.0 9 Table 7. Output Clock Jitter and Phase Noise (HCSL) VDD = 1.8 V ±5%, 2.5 or 3.3 V ±10%, TA = –40 to +85 oC; Output Format = HCSL Parameter Symbol Test Condition Min Typ Max Unit Period Jitter (RMS) JPRMS 10k samples* —— 1.2 ps Period Jitter (Pk-Pk) JPPKPK 10k samples* —— 11 ps Phase Jitter (RMS) φJ 1.875 MHz to 20 MHz integration bandwidth*(brickwall) —0.25 0.30 ps 12 kHz to 20 MHz integration band- width* (brickwall) —0.8 1.0 ps Phase Noise, 156.25 MHz φN100 Hz — –75 — dBc/Hz 1kHz — –98 — dBc/Hz 10 kHz — –117 — dBc/Hz 100 kHz — –127 — dBc/Hz 1 MHz — –136 — dBc/Hz Spurious SPR LVPECL output, 156.25 MHz, offset>10 kHz —–75 — dBc *Note: Applies to an output frequency of 100 MHz. |
Numéro de pièce similaire - SI515 |
|
Description similaire - SI515 |
|
|
Lien URL |
Politique de confidentialité |
ALLDATASHEET.FR |
ALLDATASHEET vous a-t-il été utile ? [ DONATE ] |
À propos de Alldatasheet | Publicité | Contactez-nous | Politique de confidentialité | Echange de liens | Fabricants All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |