Moteur de recherche de fiches techniques de composants électroniques |
|
AD5063BRMZ1 Fiches technique(PDF) 5 Page - Analog Devices |
|
AD5063BRMZ1 Fiches technique(HTML) 5 Page - Analog Devices |
5 / 20 page AD5063 Rev. C | Page 5 of 20 TIMING CHARACTERISTICS VDD = 2.7 V to 5.5 V; all specifications TMIN to TMAX, unless otherwise noted. Table 3. Parameter Limit1 Unit Test Conditions/Comments t12 33 ns min SCLK cycle time t2 5 ns min SCLK high time t3 3 ns min SCLK low time t4 10 ns min SYNC to SCLK falling edge setup time t5 3 ns min Data setup time t6 2 ns min Data hold time t7 0 ns min SCLK falling edge to SYNC rising edge t8 12 ns min Minimum SYNC high time t9 9 ns min SYNC rising edge to next SCLK fall ignore 1 All input signals are specified with tR = tF = 1 ns/V (10% to 90% of VDD) and timed from a voltage level of (VIL + VIH)/2. 2 Maximum SCLK frequency is 30 MHz. t4 t3 t2 t5 t7 t6 D0 D1 D2 D22 D23 SYNC SCLK t9 t1 t8 D23 D22 DIN Figure 2. Timing Diagram |
Numéro de pièce similaire - AD5063BRMZ1 |
|
Description similaire - AD5063BRMZ1 |
|
|
Lien URL |
Politique de confidentialité |
ALLDATASHEET.FR |
ALLDATASHEET vous a-t-il été utile ? [ DONATE ] |
À propos de Alldatasheet | Publicité | Contactez-nous | Politique de confidentialité | Echange de liens | Fabricants All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |