Moteur de recherche de fiches techniques de composants électroniques |
|
SI4112-D-GT Fiches technique(PDF) 10 Page - Silicon Laboratories |
|
SI4112-D-GT Fiches technique(HTML) 10 Page - Silicon Laboratories |
10 / 36 page Si4133 10 Rev. 1.61 Figure 4. Software Power Management Timing Diagram Figure 5. Hardware Power Management Timing Diagram PDIB = 0 PDRB = 0 PDIB = 1 PDRB = 1 t pup t pdn I T I PWDN SEN SDATA RF and IF synthesizers settled to within 0.1 ppm frequency error. t pup t pdn I T I PWDN PWDN RF and IF synthesizers settled to within 0.1 ppm frequency error. |
Numéro de pièce similaire - SI4112-D-GT |
|
Description similaire - SI4112-D-GT |
|
|
Lien URL |
Politique de confidentialité |
ALLDATASHEET.FR |
ALLDATASHEET vous a-t-il été utile ? [ DONATE ] |
À propos de Alldatasheet | Publicité | Contactez-nous | Politique de confidentialité | Echange de liens | Fabricants All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |