Moteur de recherche de fiches techniques de composants électroniques |
|
CD74HC4017QM96G4Q1 Fiches technique(PDF) 6 Page - Texas Instruments |
|
CD74HC4017QM96G4Q1 Fiches technique(HTML) 6 Page - Texas Instruments |
6 / 16 page 6 FIGURE 3. HC SETUP TIMES, HOLD TIMES, REMOVAL TIME, AND PROPAGATION DELAY TIMES FOR EDGE TRIGGERED SEQUENTIAL LOGIC CIRCUITS Timing Diagrams FIGURE 4. FIGURE 5. Test Circuits and Waveforms (Continued) trCL tfCL GND VCC GND VCC 50% 90% 10% GND CLOCK INPUT DATA INPUT OUTPUT SET, RESET OR PRESET VCC 50% 50% 90% 10% 50% 90% tREM tPLH tSU(H) tTLH tTHL tH(L) tPHL IC CL 50pF tSU(L) tH(H) CL CL P N P N PN P N D CL Q C FF DETAIL CL CL CL CL CL CL Q R CLOCK MASTER RESET CLOCK ENABLE “0” “1” “2” “3” “4” “5” “6” “7” “8” “9” TERMINAL COUNT 0 1 2 3 4 5 6 7 8 9 0 1 2 CD54HC4017, CD74HC4017 |
Numéro de pièce similaire - CD74HC4017QM96G4Q1 |
|
Description similaire - CD74HC4017QM96G4Q1 |
|
|
Lien URL |
Politique de confidentialité |
ALLDATASHEET.FR |
ALLDATASHEET vous a-t-il été utile ? [ DONATE ] |
À propos de Alldatasheet | Publicité | Contactez-nous | Politique de confidentialité | Echange de liens | Fabricants All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |