Moteur de recherche de fiches techniques de composants électroniques |
|
TPD2E001DRLRG4 Fiches technique(PDF) 2 Page - Texas Instruments |
|
|
TPD2E001DRLRG4 Fiches technique(HTML) 2 Page - Texas Instruments |
2 / 19 page N.C. – Notinternallyconnected DRSPACKAGE (TOP VIEW) GND V CC N.C. IO1 IO2 N.C. GND 4 5 6 3 2 1 DRY PACKAGE (TOP VIEW) IO1 N.C. N.C. IO2 GND V CC 3 2 6 5 4 1 GND V CC N.C. DRL PACKAGE (TOP VIEW) IO1 IO2 2 3 4 5 1 YFP PACKAGE (TOP VIEW) IO1 IO2 V CC GND 3 4 1 2 IO2 GND DZDPACKAGE (TOP VIEW) IO1 V CC 2 3 4 1 PR EVIE W IO2 GND IO1 V CC TPD2E001 SLLS684E – JULY 2006 – REVISED JUNE 2008............................................................................................................................................................... www.ti.com LOGIC BLOCK DIAGRAM PIN DESCRIPTION DRS DRL DRY NAME FUNCTION NO. NO. NO. 3, 6 3, 5 3, 6 IOx ESD-protected channel 4 4 4 GND Ground 1 1 1 VCC Power-supply input. Bypass VCC to GND with a 0.1-µF ceramic capacitor. 2, 5 2 2, 5 N.C. No connection. Not internally connected. EP EP Exposed pad. Connect to GND. 2 Submit Documentation Feedback Copyright © 2006–2008, Texas Instruments Incorporated Product Folder Link(s): TPD2E001 |
Numéro de pièce similaire - TPD2E001DRLRG4 |
|
Description similaire - TPD2E001DRLRG4 |
|
|
Lien URL |
Politique de confidentialité |
ALLDATASHEET.FR |
ALLDATASHEET vous a-t-il été utile ? [ DONATE ] |
À propos de Alldatasheet | Publicité | Contactez-nous | Politique de confidentialité | Echange de liens | Fabricants All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |