Moteur de recherche de fiches techniques de composants électroniques |
|
CS61310-IL Fiches technique(PDF) 6 Page - Cirrus Logic |
|
CS61310-IL Fiches technique(HTML) 6 Page - Cirrus Logic |
6 / 30 page CS61310 6 DS440F1 FEB ‘03 T1 SWITCHING CHARACTERISTICS (TA = -40 °Cto85°C; TV+, RV+ = 5.0 V ±5%; GND = 0 V; Inputs: Logic 0 = 0 V, Logic 1 = RV+; See Figures 1, 2, & 3) Notes: 17. MCLK provided by an external source or TCLK. 18. RCLK duty cycle will be 62.5% or 37.5% when jitter attenuator FIFO limits are reached. 19. At max load of 1.6 mA and 50 pF. 20. Host Mode (CLKE = 1). 21. Host Mode (CLKE = 0) Parameter Symbol Min Typ Max Units TCLK Frequency ftclk - 1.544 - MHz TCLK Duty Cycle (Note 12) tpwh2/tpw2 45 50 55 % MCLK Frequency (Note 17) fmclk - 1.544 - MHz RCLK Duty Cycle (Notes 12, 18) tpwh1/tpw1 45 50 55 % Rise Time, All Digital Outputs (Note 19) tr - - 85 ns Fall Time, All Digital Outputs (Note 19) tf - - 85 ns TPOS/TNEG to TCLK Falling Setup Time tsu2 25 - - ns TCLK Falling to TPOS/TNEG Hold Time th2 25 - - ns RPOS/RNEG Valid Before RCLK Falling (Note 20) tsu1 150 274 - ns RPOS/RNEG Valid Before RCLK Rising (Note 21) tsu1 150 274 - ns RPOS/RNEG Valid After RCLK Falling (Note 20) th1 150 274 - ns RPOS/RNEG Valid After RCLK Rising (Note 21) th1 150 274 - ns |
Numéro de pièce similaire - CS61310-IL |
|
Description similaire - CS61310-IL |
|
|
Lien URL |
Politique de confidentialité |
ALLDATASHEET.FR |
ALLDATASHEET vous a-t-il été utile ? [ DONATE ] |
À propos de Alldatasheet | Publicité | Contactez-nous | Politique de confidentialité | Echange de liens | Fabricants All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |