Moteur de recherche de fiches techniques de composants électroniques |
|
CDB4382 Fiches technique(PDF) 9 Page - Cirrus Logic |
|
CDB4382 Fiches technique(HTML) 9 Page - Cirrus Logic |
9 / 42 page CS4382 DS514F1 9 DSD - SWITCHING CHARACTERISTICS (For KQZ T A = -10 to +70 °C; Logic 0 = GND; VLS = 1.8V to 5.5V; Logic 1=VLS Volts; CL =30pF) Note: 18. Min is 4 times 64x DSD or 2 times 128x DSD, and Max is 12 times 64x DSD or 6 times 128x DSD. The proper MCLK to DSD_SCLK ratio must be set either by the DIF registers or the M0:2 pins Parameter Symbol Min Typ Max Unit Master Clock Frequency (Note 18) 4.096 - 38.4 MHz MCLK Duty Cycle (All DSD modes) 40 50 60 % DSD_SCLK Pulse Width Low tsclkl 20 - - ns DSD_SCLK Pulse Width High tsclkh 20 - - ns DSD_SCLK Frequency (64x Oversampled) (128x Oversampled) 1.024 2.048 - - 3.2 6.4 MHz MHz DSD_L / _R valid to DSD_SCLK rising setup time tsdlrs 20 - - ns DSD_SCLK rising to DSD_L or DSD_R hold time tsdh 20 - - ns sclkh t sclkl t D S D_L, DS D _R DS D _ S C L K sd lrs t sd h t Figure 2. Direct Stream Digital - Serial Audio Input Timing |
Numéro de pièce similaire - CDB4382 |
|
Description similaire - CDB4382 |
|
|
Lien URL |
Politique de confidentialité |
ALLDATASHEET.FR |
ALLDATASHEET vous a-t-il été utile ? [ DONATE ] |
À propos de Alldatasheet | Publicité | Contactez-nous | Politique de confidentialité | Echange de liens | Fabricants All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |